1. 自介：資深軟體工程師
2. 對象：對寫程式、數學、AI、當網路x客...有興趣的人 (不一定要工程師)
3. 目標：學習程式與找到有想法的人
4. 原因：教練，我想讀書
5. 地點：線上Meeting為主，出沒在新竹一帶，其次台北一帶
6. 時間：平日晚上 週末
7. 方式：寫程式、報告、提問與討論
8. 範圍：C/C++/Verilog任一基本語法(先醬)
9. 人數限制：無上限(認真貌)
10.解散條件：無下限(已經到無會勝有會的境界了?)
11.運作規則：如下
讀書會，主題：C/C++/Verilog (20230613)
徵人一起把C/C++/Verilog任一基本語法快速搞定，人數不限。
讀書會進行的方式很活，可以說是沒規則，當做來交朋友就好；
上班已經被一堆Schedule壓著跑，讀書會不需再訂太嚴的Schedule，
進行方式都可以討論，會先遠端聊一下，當然這邊有一個基本的進行範例：
時間：
三週，六次Remote Meetings，或許能找一天出來Meeting。
產出：
產生"簡單"與"可用"的Examples，使用平台為GitHub/BitBucket/Colab。
進行方式：
輪流報告、討論、提問。看書可以自己看，也可以與人討論，讀書會的目的就是後者。
以C++進階主題為例(這個比較好分，我知道標題是基本語法><)
如：
C++11，2人報告
C++14，2人報告
C++17，1人報告
C++21，1人報告
目前傾向用三週小單元來訂主題，有很多主題。也有像AI這種大主題，我們將會全部接觸
，直到硬體底層等，所以就會切很多階段進行。
用三個語言與基礎語法的原因如下：
基礎語法是因為門檻不想太高。
C: 了解計算機的核心語言，用來了解記憶體與指標，對其它語言都有幫助。
C++: 用來了解物件導向用，有橋梁特質，反正要寫物件導向大概也要學很多語言。
Verilog: 可以把演算法硬體化(FPGA)，最好同時也要了解至少C，我會講一下比較高效的
IC設計方法。
對了，不用全選><
另外英文讀書會也是個主題，這就是需要長期進行的主題。(全英文Presentation你懂得
。)
之後我們再來討論大家有興趣的方向，以下是有可能的主題：
AI Models Review(Software)
AI硬體加速器，論文，專利，FPGA/Verilog實作
ARM, RISCV FW design (Simulator/GCC/GDB/LD/FreeRTOS)
網路程式(C/Linux Kernel/JavaScript等一票網路程式語言/TCP/IP/IEEE802)
基礎計算機科學(機率/統計/線代/演算法/資料結構/作業系統/系統程式...)
Android(Java/Kotlin/Gradle/Groovy), Rust
OpenCV, OpenCL, OpenGL, DIP, DSP ...
玩些偏業界的東西也行如：USB, WIFI, BT, (Uart/SPI/Flash...點不完)
...下略
雖然主題很多，不過不需要有壓力，跳過沒興趣的，一步一步了解就好，
會來讀書會就是有 Learner 的特質，而且東西不是摸越多越好，
而是看到背後的原理，也就是成為一個 Thinker。
故先以基本的程式語言來找人(想從Java/Python/Rust/R/Matlab?開始也歡迎)，
之後也會開其它主題找人(如：演算法, 數學, 網路, 或熱門的AI...)。
而覺得自己有Learner特質的，就算上面沒Cover到你的興趣，也歡迎來聊一下，
不過說到為什麼上述解散條件是無下限呢?
因為讀書會根本不存在，每個人自己就是主角，
換句話說，你可能會太厲害，變成主題的進行方式你來安排(像主管一樣)，
我不會去Care Group存不存在，就是有主題與找人而已，
所以形式上的讀書會根本不存在，這樣我也可以偷懶一點(well...)