[面試] 瑞昱-SoC Verification Engineer

作者: elaine86 (lilet)   2012-11-12 22:53:08
大家好~
想詢問這職位的內容是?
不知板上有人是否對這職務熟悉,瑞昱半導體股份有限公司-SoC Verification Engineer
有被通知面試,本人目前工作經驗為一年多,較偏向製程,
但對這職務有點陌生
在煩請板上的大大能告知相關的內容
ex:工作內容,工時,工作環境,公司氣氛,薪資
也歡迎寄信
謝謝
作者: twsoriano (卡位)   2011-01-12 23:32:00
驗 verilog code
作者: dakkk (我是牛我反芻)   2011-01-12 23:37:00
我猜是系統驗證 沒寫過code的人不可能驗verilog code
作者: pupucar (knock!knock!)   2011-01-13 00:25:00
會是CP FT QC之類的工作嗎?
作者: cyyang (CCC)   2011-01-13 00:41:00
這應該是在寫model驗verilog
作者: idiott (蠢到不行的笨蛋)   2011-01-13 00:45:00
用Vera或systemC寫model架testbench打pattern與製程跟後段
作者: idiott (蠢到不行的笨蛋)   2011-01-13 00:46:00
flow無關,驗證IC行為是否正確
作者: TripleC   2011-01-13 05:26:00
systemverilog
作者: lave70   2011-01-13 12:45:00
這是前段的工作 CP FT等是IC做完回來後的工作 不一樣不過我猜有可能會支援IC back bringup ?
作者: foxmoulder (X-file)   2011-01-13 19:35:00
TV不建議,有請DontGoRTK開釋,CN可以試試看,DHC OOXX
作者: ataki (cancat)   2011-01-13 20:51:00
我倒覺得想轉驗證的話就算是TV也是不錯的機會啊。這種缺讓做製程的來面試滿少見的。
作者: lave70   2011-01-13 21:49:00
不過如果之前都是做製程 那轉做DV應該是完全不同的工作內容
作者: iamgyfan (人一定要靠自己)   2011-01-15 14:47:00
當天應該有見到面

Links booklink

Contact Us: admin [ a t ] ucptt.com