[討論] 畫layout DRC Rules先不用考慮?? linkone PTT批踢踢實業坊

[討論] 畫layout DRC Rules先不用考慮??

作者: linkone (小豆豆) 2013-04-18 21:53:53

小弟我強者同學在公司上班, 做的工作偏向於
設計軟體, 軟體功能為自動畫出小型的LAYOUT
例如電晶體, 電流鏡等等的... 在設計的過程
上司跟他說DRC Rules 先不用考慮沒關係...
以小弟的經驗, 畫LAYOUT的時候 DRC Rules不是應該
要優先考量??..
請有畫Layout經驗的大大分享一下看法~

作者: smartbit (SMART) 2013-04-18 21:57:00

不考慮之後還是要修啊

作者: ShineOnYou (CrazyDiamond) 2013-04-18 21:57:00

也許想要給很多不同製程用的?

作者: Dav12345 (@@) 2013-04-18 22:09:00

每次都check會很慢啊, 不如最後再一次check

作者: Dav12345 (@@) 2013-04-18 22:10:00

這是從軟體設計的角度

作者: Dav12345 (@@) 2013-04-18 22:12:00

你也可以每畫一個就檢查LVS, REX更正 PEX 打錯

作者: Dav12345 (@@) 2013-04-18 22:14:00

老領域變不出新花樣 EDA已死

作者: Dav12345 (@@) 2013-04-18 22:17:00

簡單的space, width 你可以擋掉但是只是簡單的

作者: MHWU (~~) 2013-04-18 22:21:00

軟體自動畫出小型的layout是只APR軟體嗎? 那的確可以先不考慮

作者: MHWU (~~) 2013-04-18 22:22:00

DRC阿，畢竟每個製程的design rule不同。

作者: Dav12345 (@@) 2013-04-18 22:27:00

你先徹底了解drc rule 就知道好不好在一邊畫得時候擋

作者: Skymaker (Skymaker) 2013-04-18 22:27:00

這不是先求有再求好嗎，很正常阿..

作者: brightest (fff) 2013-04-18 22:41:00

用soc encounter 就好啦

作者: MHWU (~~) 2013-04-18 22:50:00

說不定你同學就是在Cadence擔任 soc encounter團隊的軟體RD。

作者: savageg (陳Eason超棒) 2013-04-18 23:05:00

encounter的阿弟仔都不在台灣..

作者: savageg (陳Eason超棒) 2013-04-18 23:12:00

而且通常畫這種類比的小電路會用Laker或是Virtuoso

作者: QAM (QAM) 2013-04-18 23:20:00

看起來像是 Laker ADP

繼續閱讀

[請益] 研替 VS一般替代役選擇(代po)destinchang [請益] 面後後詢問有無錄取define [請益] 頎邦科技raulo [請益] 廣達磁碟陣列軟體開發主管/專員/工程師tinbocks [請益] 請問南科光鋐科技lulu1987 Re: [請益] 面試又落榜了新鮮人真的都沒公司要嗎?PlanktonEvil [請益] 杜邦-實驗室技術員firespider [請益] 台虹科技mangod [討論] 妳會去賭一把嗎SNSDpk5566 [新聞] 台積電上季稅後盈餘395.8億autoppp