作者:
negohsu (專打不專業環團)
2017-05-19 19:01:49由於這是個很有意思的題目，所以我稍微搜尋了一下相關的文獻
又由於蔽人在下我的英文很爛，且這不在我的專業領域內,若有錯誤請幫忙指正，若是有
這方面專業者請不吝指教
我使用的初始關鍵字為cobalt damascene(以下我簡稱為鈷製程),然後由reference搜尋到
相關的文獻,大致上說的是copper damascene(以下簡稱銅製程)在10nm世代終結(這裡的世
代就如同台積的16,10,7nm,非指damascene的pitch)
雖然說銅的電阻率比鈷還低很多，但是銅製程中的阻障層(barrier)並不容易再減少厚度
，在銅電鍍的過程中會因為可填入銅的體積劇減，產生空隙(void)
因此10nm以下,需要改進阻障層的材質或是採用新的導體，也就是鈷
由於鈷可以使用無電電鍍底部成長型填充製程(electroless bottom up fill in),可以製
造
出無空隙(void free)導線，因次可藉次取代銅製程
對於一般半導體廠，銅製程依舊是最佳選擇，因為銅的電阻率比鈷低很多
對於台積、英特爾、***來說(我該提聯電嗎？),更先進的製程或許會採用鈷製程
而最有潛力的運用商，會是DRAM廠
在高深寬接觸窗( high aspect ratio contact)的金屬填充上，底部成長型填充是非常有
吸引力的誘因
以上，提供給想知道更多的人一點個人所知的訊息
作者:
Seikan (星函)
2017-05-20 07:15:00AMAT設備商王朝的領土 又擴展了一大步
作者:
lien952 (連)
2017-05-19 19:07:00長知識
作者: TatsuyaShiba ( ) 2017-05-19 19:13:00
長知識+1
作者:
Unstable (就是愛吃阿~~)
2017-05-19 19:36:00受教了！
作者: roveralex (菜餅) 2017-05-19 20:17:00
謝謝分享
作者: chechung (Hibbert) 2017-05-19 20:25:00
推
作者:
aptivaibm (記住微笑，就不會再害怕)
2017-05-19 20:28:00electroless 感覺是指化鍍,是的話藥水商應該很爽..bottom up fill in 有點像是深孔鍍膜...y
作者: ji3ao6fu06 (還真別說阿) 2017-05-19 20:33:00
受教了
作者:
alpacawu (alpaca)
2017-05-19 20:45:00electroless無電電鍍 用化學氧化還原法鍍
作者:
negohsu (專打不專業環團)
2017-05-19 20:49:00barrier在銅的底下。感謝補充我不知道的部份
作者:
acctouhou (acctouhou)
2017-05-19 21:09:00我現在就在觀察雙晶銅的void 我難過qq
作者:
werz (werz)
2017-05-19 21:13:00應該很多人早就知道換成cobalt吧2 .3年前就在測試台積的Co pattern
作者:
acctouhou (acctouhou)
2017-05-19 21:20:00沒想到這麼快qq
作者:
a1106abc (HP都陷入內戰中)
2017-05-19 21:32:00推～不過銅也能無電鍍啊
感謝 原本看到記者說銅導電>鈷還以為是記者亂寫寫錯是<
作者: Leifoxx (想聽妳 ...) 2017-05-19 21:55:00
漲汁4了 推
作者:
melzard (如理實見)
2017-05-19 22:48:00那鎳沒被嘗試過嗎?
作者: treeyoyo 2017-05-19 23:10:00
metal layer嗎?
作者:
sssnss (00l)
2017-05-19 23:32:00有人研究Co的電遷移嗎
作者:
r781013 (連續出水)
2017-05-20 00:08:00恩 不知道EM嚴不嚴重..
作者:
luche (luche)
2017-05-20 01:01:00想請教文中指的銅通常都是較高等級的無氧銅嗎
作者:
ph99 (電光花)
2017-05-20 08:09:00推!
作者: dan0000 2017-05-20 09:23:00
無電鍍雜質很多耶！ foundry 可以接受？ 有點懷疑！
作者: JBNHT 2017-05-20 09:47:00
感謝分享
作者: CLC32 (BNP) 2017-05-20 22:46:00
Gap-fill
Cobalt EM比Cu好 用在連結上下層的via 基本上各層metal還是copper