作者:
ggggggh (ggggggh)
2017-05-31 17:34:18以下為代ＰＯ
由於有看到有幾個大大在推文中說
1.決定薪水主要是職等而不是職缺名字
2.180是底, 不是頂
是這樣得, 我會問這問題主要是因為最近認識一個外商驗證副總在說
uvm跟system verilog 不被他們公司重視
甚至台灣的最高ＲＤ主管還說可以用FPGA驗 幹嘛還特地找system verilog的人
雖然我知道FPGA 跟 我們這種驗法差很多,
但還是有點擔心很多公司覺得驗證工程師重要性不如設計的工程師
作者: WenliYang (羊蹄嘟) 2017-05-31 17:37:00
不用擔心既成的事實…
在台灣確實是這樣，不過DV還是有相當的重要性，有些細部訊號的問題FPGA不一定看的出來，或著是有些FPGA看到的問題，如果DV可以複製，那Designer可以更容易debug如果完全不重視DV，那苦的會是SD
作者: Battie (Battie) 2017-05-31 18:05:00
很想知道是那個外商 理論上美國的公司很注重DV 台灣大部份的豬屎屋則是designer自己負責驗沒透過完整DV驗過的chip,如果是無關緊要的ic就算了，如果與自己生命財產相關的ic,基本上我不敢用
DV好重要，我是Designer都覺得DV比我還重要
作者:
Aso ( )
2017-05-31 18:32:00DV重要加一 但小公司養不大起DV
作者: childlike12 (幼稚鬼+小孩子=娃娃ˊ~ˋ) 2017-05-31 22:52:00
去ic service或EDA就好啦
作者:
KnightG ( ~ 風 ~ )
2017-05-31 23:01:00看 IC scope 吧, 一些小規模的....FPGA SA 作人肉CP 就好了
作者: TaiwanUser (矛盾而真實的存在) 2017-05-31 23:55:00
不止uvm跟sv，複雜的SoC設計/驗證/performance/power分析需囊括ESL model/emulator/FPGA, 不重視的可能是還沒痛到或是scope不大
作者: Holysml 2017-06-01 06:47:00
通常這樣說的就是IC不大respin有大折扣~
作者:
twicm (WhyMe)
2017-06-01 12:57:00不知道是哪家外商， 驗證副總說DV不重要
作者:
cyshowen (嘉義秀伊恩)
2017-06-01 20:35:00求私下信哪家外商 500p奉上