Re: [請益] Dram跟logical ICs差別在哪?

作者: sendtony6 (TY)   2019-01-07 10:39:33
※ 引述《jfsu (水精靈)》之銘言:
: ※ 引述《MSE2005 (混吃等老死)》之銘言:
: : 今天跟友人聊到這話題, 突然有點腦袋當機的fu,
: : 講到Dram, logic IC, 大家都可以馬上反應出是哪些公司在做,
: : 哪些是該領域技術領先者,
: : 但是仔細想想, 對工程師而言, 不管你是在TSMC或是在美光,
: : 一樣式做黃光, 蝕刻, 電鍍.....
: : 那兩者差別在哪?
: : 我可以這樣說嗎?
: : 同樣是木工跟水電, 上面設計師不一樣(dram, logic),
: : 所以有些去蓋巨蛋, 有些去蓋高鐵, 有些去蓋豪宅,
: : 雖然都是水電木工, 但是後來分化的強項就不一樣
: : 還是說, dram比較像是專門生產系統櫃的公司,
: : 然後logic比較像是統包監工(室內設計師)要把不同的家具系統櫃最美化
: : dram一樣有線寬競爭 (雖然該線寬的定義跟logic不同)
: : TSMC一樣有接dram的單....所以表示TSMC要發展dram也不是不可能,
: : 那麼, 台灣會輸掉dram的原因是什麼?
: 原文的推文中,其實多少有提到兩者的差異性。
: 這樣說好了,DRAM或是其他所謂的記憶體製程,所注重的是〔前段製程〕,
: 即重視元件的製作。邏輯IC所注重的是〔後段製程〕,也就是金屬連接線之間的處理
: 例如,使用銅製程或是Low-K的材料減少RC delay,或是使用High-K/Metal-K來減少
: 電晶體閘極漏電流或是加快切換速度。
: 台灣的記憶體公司並不會將太多的人力投注於後段部份,畢竟,記憶體產品的重點是在
: 記憶元件(或是稱為記憶細胞(cell),如同大家所熟知DRAM的1T+1C的架構。公司會研究
: 你要用溝渠式(trench)或是堆疊式(stack)去長出好的電容,畢竟,這是DRAM cell的
: 精華所在,如果連cell都長不好,遑論其他的部份。至於DRAM cell以外的周邊電路
: 只要可以正常操作就已足夠,因為公司也沒太多錢讓你去燒...。
呵,小弟剛好略懂略懂
這個問題大概每隔一陣子就會人問
然後就不了了之
我剛出來混的時候也有過相同的疑問,跑去問在邏輯廠工作15年經驗的學長
只得到一個很簡單的答案 : 因為dram layout簡單啊,所以台灣才被打趴
那既然這樣,為什麼5毛沒有打趴韓狗人???
拿這兩個製程來相比,硬要說誰比較難,其實很像在問岳飛打張飛
這個問題要從電腦的架構開始說起,電腦的架構是馮紐曼設計與實現的
CPU+Dram+硬碟 是這個架構的最根本
彼此無法互相取代彼此的功能
CPU就像工人
Dram是工人的工作台
硬碟是工人的抽屜或倉庫
當一個指令來的時候,工人負責運算,運算期間的半成品或結果需要暫時放在工作台上
當完成後的成品則是會送到硬碟存起來
所以前面有人說 nand flash可以取代dram,只能說那是不可能的事
因為你可能沒搞清楚什麼是flash
nand flash的功能是硬碟的功能
有人說dram重前段,邏輯重後段,這個話其實不對,dram幾家大廠早就引進銅製程了
真的要來比low k材料,邏輯可能還輸dram(三星有一篇用air gap專利來當low k,好啦,
其實美光海力士都有)
所有的介電常數應該沒有比空氣更低了吧
我只能說各有千秋,這樣比意義不大
: 這些製程考量的差義,自然而然就會反應在電路設計上。
這個你說反了,其實是因為功能性不同,所以電路設計就會不同,導致製程上有差異
因為功能不一樣(一個是工人,一個是工作台),所以電路設計上邏輯不需要電容,少了一
個電容結構,製程上就完全不一樣,就像flash多一個浮動閘極,製程上也完全不一樣
: (一個使用全新的製程所設計的記憶體產品從design start到Tapeout可能需要8~12個月
沒有喔,一個dram世代開發至少要2年
: 相對而言,邏輯產品可能就短的多了)
: 再者,你也提到一個差異點,好比我們稱這是XX奈米的製程,這些數字:
: 對邏輯產品而言,指的是電路佈局上的閘極寬度(gate length)
呃,其實對一半,xx奈米製程還要考慮電路中相鄰兩條線最短的距離(俗稱: weak point)
所以不完全是指STI的寬
: 對DRAM產品而言,指的是二分之一的pitch (spacing + width)
不是哦,dram的xx奈米指的是cell內電容的面積或是閘極的寬度
因為只有cell越小,能存的數據多工作台才會越大
: 對Flash產品而言,指的是相鄰兩個浮動閘極(floating gate)的距離
好像也不太對。。。Nand flash的xx奈米就是閘極寬
: 這些都是不同的意義。(搞不好,有些人都分不清上述的區別!)
簡單來說,xx奈米都是指在該製程上線寬的極限,只是這個極限值有可能是在STI or 電
路 or cell 上
不見得都是指電晶體就是了
: 另外,台積當然可以搞個DRAM製程。別說是DRAM, Flash/PCM/ReRAM也都沒問題,畢竟
: 這些記憶體產品都是相容於CMOS製程,差在於多幾層光罩而已。(當然啦,多這幾層光

我只能說概念對了,但是不是只有差在光罩而已
你叫台積立馬做一個像三星這樣只有面積16奈米但是高度要1.2um的結構出來
你在邏輯理面是不可能看到這種結構
如果那麼簡單,5毛應該早就超英幹美幹韓了
: 就能搞得你不要不要的~~)
: 只是,這要花多少錢?畢竟公司是以賺錢為目的,記憶體市場的代工利潤是不是夠好?
: 產能利用率高不高?市場在哪邊?....等等許多因素要考慮。韓國,如三星,幾乎是
: 傾盡國力去support這家公司,光是研發費用可能就遠遠超過台灣所有DRAM廠的某N季
: 的總營收...
: 台灣DRAM廠多半只能尋求歐美日的結盟,簽簽技轉,空個產能出來...畢竟現在
: 要趕上世代的落差已是不可能的事...。
我只能說,你想的太簡單了,邏輯可以客製化,dram當然也可以
南華亞也都有客製化的商品
客製化不見得是要最新的技術
總而言之,台灣dram廠會挫敗原因不是因為dram製程簡單,而是因為一開始走的路線就錯
了,沒有自主開發(慣老闆只想賺快錢,才會被三爽打趴)
後面就只好賺辛苦錢,賺來的錢又拿去買專利,如果對手削價,整個就爆炸了
(其實三爽的七傷拳自己也是傷很重,只有消費者真的賺到)
邏輯廠一開始就是自主開發,所以才會造就gg帝國
如果邏輯廠一開始也是靠買專利,搞不好死的比dram還快
因為邏輯廠沒單就是死路一條,dram廠還可以作起來放著等價碼好再賣(銀根夠厚的話,
所以有富爸爸的南亞還活著)
以上如果有錯,歡迎高手指正
作者: MSE2005 (混吃等老死)   2019-01-07 10:45:00
感謝回覆, 這串討論串真刺激
作者: fire124 (Jack The Ripper)   2019-01-07 10:51:00
這篇不錯
作者: tn00710191 (Steve)   2019-01-07 11:13:00
當初GG銅製程選擇自行研發是重要的分水嶺同時期的U選擇IBM授權技術 即便後來有自行研發的技術也只能固守28nm 先進製程根本沒錢玩 也玩不起 再看看最近Dram風波...如果當初政府沒擋讓相關技術外流到中國可能更慘
作者: gj942l41l4 (米食主義者)   2019-01-07 11:16:00
作者: jasontmk (牧羊犬~~~)   2019-01-07 11:21:00
有看有推 謝謝
作者: feel159357 (kobukuro)   2019-01-07 11:27:00
正確 巷子內的 南亞科靠著台塑四寶硬撐過來的
作者: barry610171 (小小羊)   2019-01-07 11:56:00
華邦其實也是差不多
作者: s1an (vul3m4)   2019-01-07 12:01:00
NAND當DRAM用 > NVDIMM
作者: Peterchiu852 (深玥)   2019-01-07 12:02:00
感謝,長知識
作者: jfsu (水精靈)   2019-01-07 12:05:00
Nand flash的xx奈米就是閘極寬 <--你指的是CG還是FG?還是periphery gate的length?有些DRAM廠商在製程節點上的定義是不太一樣,但Flash我為是相鄰兩個FG的距離。
作者: deltarobot (翻出來比大隻小隻啊)   2019-01-07 12:25:00
發文了 給推
作者: sqt (深海)   2019-01-07 12:30:00
推,難得有用的知識討論題
作者: Howlongbin (郝龍冰)   2019-01-07 12:31:00
華邦TE部門跟TD部門互相討論有點猛
作者: homer00 (肥宅鄉民)   2019-01-07 12:37:00
好奇那WINBOND怎麼撐住的(?
作者: erial (erial)   2019-01-07 16:03:00
這篇有專業 看不懂只能推了
作者: STUNN (STUNN)   2019-01-07 17:06:00
作者: PHXD (XD)   2019-01-07 17:51:00
我也覺得你的dram/nand 的定義跟我理解不同,我跟水精靈的看法一樣
作者: louis1704 (一七零四)   2019-01-07 18:00:00
有看有推
作者: EoFour (Eo4)   2019-01-07 19:01:00
大推這串討論列
作者: Cramael (( ′▽`)-o█)   2019-01-07 19:36:00
? Logic BEoL 7-11層,DRAM 2-3層..跟我說memory很早進銅製程?
作者: Armuu (阿ㄇㄧㄨ)   2019-01-07 19:43:00
作者: whsh3310 (QQTTQQ)   2019-01-07 22:40:00
我覺得你應該是DRAM背景 你的用語都不是做logic常用的因為做logic最常講的就是gate length (poly pitch)或是直接說fin pitch 很少人拿STI出來講
作者: wu128pcman (wu128man)   2019-01-07 22:49:00
知識文 推!
作者: jwphwilly   2019-01-07 23:06:00
優質文章推
作者: toypoodle007 (玩具貴賓狗)   2019-01-07 23:38:00
邦邦果然猛
作者: hastick007 (先生先生要辦好人卡嗎?)   2019-01-08 02:05:00
邏輯製程線寬指的就是POLY gate length on active are

Links booklink

Contact Us: admin [ a t ] ucptt.com