小弟剛退伍 12月就找到layout 的工
作 目前在led driver 的design house 上班
目前做的是1p2m製程 m2加厚 據說是打線考量才
讓m2加厚的
想請問目前業界有在生產driver ic的公司
是不是這種製程還蠻普遍的?
自己的感覺是跟往常的layout 有稍微差異
作者:
Cramael (( ′▽`)-o█)
2020-01-31 20:04:00平常SoC 1P7M 也是top加厚啊，5X1Z,1U之類的...不一樣是指？
作者:
log926 2020-01-31 20:19:008K加到10K?12K?
哈 我layout 新手 我是指走線方面 目前的數位電路很常在poly走met1 但我的電路比較沒有速度考量 理論上數位電路不是應該要走在pmos nmos的中間嗎？因為我們面積要小 所以純手動layout 超累是說跟大學學的差異蠻大 因為大部分只有poly met1可以用 met2要看走線drc會不會卡到 這都是我目前遇到的差異
作者:
s1112233 (hiwang)
2020-02-01 00:12:00第一次看到1p2m
作者:
ShangLai (Shang)
2020-02-01 00:37:00樓上肯定沒看過Mask ROM，1p1m，讓你拉線痛不欲生
作者:
yytseng (yytseng)
2020-02-01 03:44:00因為wire bond 打線下去再拉上來有個向上力量，太薄會被打穿然後拔起來
作者:
loloman (吃飽的感覺真好)
2020-02-01 03:48:003p2m (3p with 2 male)
作者:
Dough ( )
2020-02-01 12:12:00top metal幾乎都會加厚，跟多少m無關
作者:
mico409 (mico)
2020-02-01 14:03:00top metal 加厚大部分情況都是為了降低金屬的寄生阻值
作者:
mathlover (mathlover)
2020-02-02 00:11:00top metal加厚是因爲介電質層變厚，以抗壓及阻擋水氣吧......
作者: centra (ukyo) 2020-02-02 11:49:00
不然就在打線處的metal下多畫via支撐不然有可能打線直接被拔起來
作者: poemsing (___) 2020-02-03 00:53:00
driver IC要耐高壓啊, m2/m1 不拉開一下就breakdown了