[請益] Verilog、SystemVerilog、SystemC各自的

作者: Max112358 (MAXCHEN)   2021-09-13 22:22:39
想請教這三種語言在業界各自的價值以及使用場合
以及各自的優缺點,謝謝
比如寫RTL為什麼用Verilog
測試環境為什麼用SystemVerilog
甚至HLS用SystemC或C
作者: choiceurbest (~~)   2021-09-13 22:34:00
為什麼不Google呢
作者: ayn775437403 (阿瑋)   2021-09-13 22:35:00
去electronics版問

Links booklink

Contact Us: admin [ a t ] ucptt.com