開完整篇的回應真讓人吃驚
事實上 2會雜事偏多
我不曉得是
embedded flash還是SONOS memory
但總歸一句
未來的職涯發展
懂電性
還必須知道因為哪些process
造成電性偏移 low yield分析
有看過產線才會知道
幾數片 偶數片failure mode
頭尾slot low yield
還有前後半批特性不同
這邊都跟幾台chamber強相關
KLA scan後 defect來自哪 failure mode?
黃光機台是Nikon 還是...什麼
Scanner stepper特性不同
光阻九宮格 FEM OM 等 window在確認什麼
Imp dose深度 劑量影響哪裏punch 還是leak
分析機制都很重要
總之沒碰過產線 這些都不會懂
哪天你來到design house就會被FAB匡
重點還沒能力解決問題
最後落得能力差的印象
別以為推給FAB爛就沒事
老闆難道會不知道FAB爛？
Memory就這幾個主要電路相關
bandgap
charge pumper
HV device
Decoder
BIT CELL
你要知道問題怎麼解
只知道電性是不夠的
But cell STI step height會影響coupling ratio
整個low yield map在外圓
這個都是可以事前把問題範圍縮小的技能
你看到電性有問題 我都知道
接下來呢？ process 經驗 FA怎麼做？
不懂製程我是不相信解的出來啦
尤其flash memory 光罩層數又多
BIT CELL價格是1T1C 1.5T 2T
製程就不盡相同
產線沒有不好
說他賽 難免的
能不能學到你想要的
就態度
更好的工程師 還可以串到電性
客戶的應用與良率
還會知道function測試
總之 很多要你學的
如果你當垃圾 那沒人救的了你
※ 引述《second07417 (sec)》之銘言：
: 大家好，最近有幸得到3個offer (新鮮人)，地點皆在新竹
: 分別是:
: 1. 大碩 IPDS
: 職缺: DRC engineer
: 工作內容: Design rule check，驗證design house設計出來的電路能被代工廠製作
: 工時: by case 大概7點下班
: 進去會學tools，有訓練期
: 2.力積 TD
: 職缺: TD Flash 製程整合開發
: 工作內容: 整合，要帶貨，偶爾值班
: 工時: 不忙大概6點
: 3. 新唐
: 職缺: 元件工程師(Spice model)
: 工作內容: 面試完除了做model 還要負責元件開發
: 整體像是device team + model team
: 工時: 主管說 7-8點，不過因為是support team 薪水可能不會太亮眼
: 薪水1. 高一點，其他兩間差不多
: 個人期待: 發展性 > 有趣/學到東西 > 工時 > 錢
: 1. 3.職缺都感覺不錯? 還是我的錯覺XD
: 謝謝