https://i.imgur.com/SNOG29T.jpg
https://i.imgur.com/kSTn2DI.jpg
這題一直搞不懂，因為以cycle來看的話，同時會有不同指令在不同階段執行，那也就是
說有可能一方面mem write=1另一方面MemtoReg=1嗎？
我是以這為前提去做，卻發現有些矛盾的地方，比如說：9 cycle時，沒有任何指令的ID
在執行，但RegDst卻=1、7 cycle forward A=00 forward B=01
但我算卻是 instruction 4 forward instruction 5

RegDst在EX stage 然後這題的FowardB線路跟原版的不太一樣 要注意

可是在IF階段就知道指令了吧？那時候就可以決定RegDst control signal了不是嗎？

#1S9QrgGJ我之前也有問過類似的問題可以參考下面的推文，在上冊的P.439，把那個表格背起來，對照一下應該就出來了補充一點，如s大所說，這題forward不太一樣，主要看的是那些control signals在哪個階段(EX. Mem.)決定