[理工] 106台大電機計組 memory bandwidth

作者: dsa66253 (Kobe Mary)   2019-12-19 21:52:19
不好意思 請問一下這題的機制是什麼?看起來有點簡單,但就是想不到他們之間的關係
https://i.imgur.com/dNeV17e.jpg
作者: mistel (Mistel)   2019-12-19 22:15:00
我自己是想成一個處理器可以在一個clock cycle內產生3個memory access指令,又cache跟處理器的cycle差2倍,所以這時cache要增加2倍頻寬才能在一個cache clock內接受cpu的3次存取要求,所以3*2=6
作者: dsa66253 (Kobe Mary)   2019-12-19 23:07:00
我了解了 謝謝m大

Links booklink

Contact Us: admin [ a t ] ucptt.com