[理工] IEEE 754 浮點數運算觀念問題

作者: ayn775437403 (阿瑋)   2020-05-29 20:22:52
(代PO)
大家好,小弟最近在學浮點數
有幾個運算觀念卡關,因此來這邊求助大家。
這邊問題都以IEEE 754 單精度浮點數為例
(即1個sign bit,8個 exponent bit,23個mantissabit)
第一個問題:
兩個浮點數在算加減法的時候,exponent小的mantissa要對齊exponent大的mantissa
也就是要看兩個浮點數的exponent差距多少來看mantissa要移位多少
那如果exponent小的那個的mantissa在移位過後超過mantissa所能表示的範圍
要把超過範圍的那幾個bit一起算,還是要捨去呢?
舉例來說
我要算兩個浮點數相減
第一個數:
0 10010011 0000 0000 0000 0000 1111 111
| |
作者: Handsomeshen (洗澡是骯髒人的事)   2020-06-01 03:08:00
覺得你GRS沒有搞清楚 照那張圖 G只有在R==1 s==0時才會拿來判斷要不要進位 而用G判斷的原因是因為他=0 =1的機會是一半 公平 很久以前的計組作業 如有錯誤 請多指教你第一個問題是3沒錯 s是被捨棄的部分or起來的 不過有R要注意位數歐歐歐歐 你的問題應該是GRS位子弄錯 都要往前一個Bit

Links booklink

Contact Us: admin [ a t ] ucptt.com