[理工] 計組 1-bit full adder

作者: befdawn (橙花雨露)   2018-11-04 15:11:52
https://i.imgur.com/cb77hJK.png
張凡上課有提到,
“要三個輸入都對的情況下,經過 3 個 gate delay,sum 的結果才會是對的。
如果其中有一個不對,經過 3 個 gate delay 還是會錯”
請問這個意思是,只有當最後結果 sum=1 時才對嗎?
像是
(上圖的圖表第二列)a=0 b=0 cin=1,使得 sum=1
作者: jjuussttiinn (魯魯醜醜宅)   2018-11-04 15:30:00
意思應該是要做sum的abc可能不同時抵達 等到三個都到了以後過3個delay才會得到正確結果
作者: meokay (我可以)   2018-11-04 15:58:00
小於3個之前可能有值 但是錯的 到3才是都對
作者: skyHuan (Huan)   2018-11-04 16:02:00
3個gate delay就是not/and/or gate應該是你誤會意思了,你可以直接用加法想,a, b, cin有兩個以上的1才會進位cout才會=1,有1個或3個的時候sum才會=1
作者: o5739201 (車貸學貸付二貸)   2018-11-04 19:05:00
不是值的問題 是到達時間的問題 你算15+17的時後十位數的部份 如果5+7的進位10還沒到是不是只有20 這樣就是錯的 要等上一個位數的carry到sum才會對

Links booklink

Contact Us: admin [ a t ] ucptt.com