[新聞] 應用材料在晶片佈線大突破 邏輯晶片微縮

作者: zxcvxx (zxcvxx)   2021-06-18 16:52:09
應用材料在晶片佈線大突破 邏輯晶片微縮至3奈米
https://bit.ly/2UaAaPv
美商應用材料(Applied Materials)是台積電供應鏈成員之一,宣布在晶片佈線技術大
突破,促使邏輯晶片微縮到3奈米及更小尺寸。這也有助於台積電在3奈米製程開發。
應用材料(Applied Materials)公司於2021年6月16日公布一種全新的EnduraCopper
Barrier Seed IMS銅阻障層晶種整合性材料解決方案,可在高真空環境下將七種不同製程
技術整合在同一套系統中,而且該高級邏輯晶片佈線的新方法可擴展先進邏輯晶片微縮
到 3 奈米節點及更小尺寸。
在晶片佈線方面的突破使邏輯擴展到 3 納米及以上
在真空下將七種不同製程技術整合到一個系統中,將互連電阻減半
新材料工程方法可提高晶片性能並降低功耗
最新系統體現了應用材料公司成為客戶 PPACt 支持公司的戰略
雖然尺寸減小有利於電晶體(transistor)性能,但互連佈線中的情況恰恰相反:較小的
佈線具有更大的電阻,這會降低性能並增加功耗。如果沒有材料工程突破,從 7奈米節點
縮到 3奈米節點,互連通孔電阻將增加 10 倍,從而抵消電晶體縮放的好處。
應材公司表示已開發出一種名為 Endura ® Copper Barrier Seed IMS™的新材料工程解
決方案。它是一種整合材料解決方案,在高真空下將七種不同的製程技術結合到一個系統
中:ALD、PVD、CVD、銅回流、表面處理、界面工程和計量。
這種組合用選擇性 ALD 取代了共形 ALD,消除了通孔界面處的高電阻勢壘。該解決方案
還包括銅回流技術,可在狹窄的特徵中實現無空隙間隙填充。通孔接觸界面的電阻降低高
達 50%,提高了晶片性能和功耗,並使邏輯縮放能夠持續到 3nm 及以上。
應用材料公司表示:「一顆智慧型手機晶片內含數百億個銅導線,佈線已用掉晶片三分之
一的功率。在真空中整合多種製程技術,讓我們能夠重製材料和結構,讓消費者擁有功能
更強大的裝置及更長的電池使用時間。這項獨特的整合解決方案是專為協助客戶加快發展
效能、功率和面積成本的技術藍圖。」
作者: vivid23 (vivid23)   2021-06-18 18:52:00
"互連通孔" 是什麼東西? via 嗎
作者: bnn (前途無亮回頭是暗)   2021-06-18 20:00:00
這篇就外行人亂翻的...
作者: ucrxzero (RX-0)   2021-06-18 21:48:00
多路復用複
作者: questioner (問題兒童)   2021-06-18 22:19:00
乾...... 這什麼鬼翻譯
作者: dxdy (=ρdρdφ)   2021-06-18 22:51:00
不就一堆不同製程的chamber合成一個tool
作者: lponnn (快樂的狼)   2021-06-19 10:25:00
Pvd設備累死
作者: dave070715 (miracle)   2021-06-19 11:30:00
以前在7、5好像就有共同開發,認識的朋友表示:alarm頻率有點高
作者: outzumin (阿呆銘)   2021-06-22 11:49:00
共形ALD殺小

Links booklink

Contact Us: admin [ a t ] ucptt.com